DOWN COUNTER DAN UP/DOWN COUNTER SINKRON

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Abdul Rozak Ainurrofiq

221344033

2B-TNK



Tanggal Percobaan: Selasa, 24 Oktober 2023

Tanggal Penyerahan: Selasa, 31 Oktober 2023

Instruktur: 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Kelompok : 3
2. Judul Praktek : Down dan up/down counter sinkron
3. Tanggal Praktek : 24 Oktober 2023
4. Tanggal Pengumpulan Laporan : 31 Oktober 2023
5. Nama Praktikan : Abdul Rozak Ainurrofiq
6. Nama Partner : Lastmi Cahyani
7. Nama Dosen : Ferry Satria, BSEE., M.T.
   Rahmawati Hasanah, S.ST., M.T.

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI.....3
A. MAKSUD DAN TUJUAN PERCOBAAN 4
B. DASAR TEORI.....4
C. ALAT DAN BAHAN YANG DIPERGUNAKAN 4
D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN.....5
E. SOAL DAN HASIL PERCOBAAN 6
F. ANALISA DATA.....16
G. KESIMPULAN 16
H. SARAN.....17
DAFTAR PUSTAKA 18

A. MAKSUD DAN TUJUAN PERCOBAAN

1. Untuk memenuhi tugas mata kuliah Elektronika Digital Lanjut.
2. Mahasiswa mampu memahami cara kerja down counter sinkron modulus $\neq 2^n$ dan up/down counter sinkron
3. Mahasiswa mampu merancang down counter sinkron modulus $\neq 2^n$ dan up/down counter sinkron
4. Mahasiswa mampu merangkaian rangkaian down counter sinkron modulus $\neq 2^n$ dan up/down counter sinkron

B. DASAR TEORI

Counter Sinkron

Pencacah atau Counter Sinkron disebut demikian karena input clock dari semua flip-flop individu di dalam pencacah semuanya clock bersama pada waktu yang sama oleh sinyal clock yang sama.

Dalam pencacah (counter) Biner Asinkron, output dari satu tahap pencacah dihubungkan langsung ke input Clock dari tahap pencacah berikutnya dan seterusnya sepanjang rantai. Hasil dari ini adalah bahwa Pencacah (counter) Asinkron memiliki kerugian dari apa yang dikenal sebagai "Propagation Delay" di mana sinyal timing tertunda sebagian kecil melalui masing-masing flip-flop.

Namun, dengan Pencacah (counter) Sinkron, sinyal clock eksternal terhubung ke input clock SETIAP flip-flop individu dalam pencacah sehingga semua flip-flop di-clock secara bersamaan (secara paralel) sekaligus memberikan waktu yang tetap terhubung. Dengan kata lain, perubahan output terjadi dalam "sinkronisasi" dengan sinyal clock.

Hasil sinkronisasi ini adalah bahwa semua bit output individu berubah keadaan pada waktu yang sama persis dalam menanggapi sinyal clock umum tanpa efek riak dan karenanya, tidak ada penundaan propagasi.

C. ALAT DAN BAHAN YANG DIPERGUNAKAN


1. Breadboard : 1 buah
2. Adaptor 5V 2A : 1 buah
3. Jack DC Female Terminal : 1 buah
4. Kabel Jumper
5. Rangkaian Clock Otomatis :
   a) IC 7413 : 1 buah
   b) Resistor 100 Ω : 1 buah

c) Potensiometer 1k Ω : 1 buah
d) Kapasitor 470 uF : 1 buah


6. Rangkaian output decoder BCD to seven segment
   a) IC 7447 : 1 buah
   b) Resistor 330 Ω : 7 buah
   c) 7 segment display : 1 buah
7. Komponen IC :
   a) IC 7476 : 2 buah
   b) IC 7474 : 2 buah

D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN


1. Menyiapkan alat-alat dan komponen yang dibutuhkan
2. Merancang dan merangkaikan rangkaian berikut pada *breadboard*
   a. Rangkaian down counter sinkron modulo 6 menggunakan JK-FF dengan output 7 segment display




   b. Rangkaian down counter sinkron modulo 6 menggunakan JK-FF perancangan melalui pengembangan rangkaian down counter modulo 16 sinkron dengan output 7 segment display



c. Rangkaian up/down counter sinkron modulo 6 menggunakan JK-FF dengan output 7 segment display





d. Rangkaian up/down counter sinkron modulo 6 menggunakan D-FF dengan output 7 segment display















3. Uji tabel kebenaran dari tabel data uji.

E. SOAL DAN HASIL PERCOBAAN









1. Rangkaian down counter sinkron modulo 6 menggunakan JK-FF dengan output 7 segment display







Clk	Tampilan 7 Segment	Foto Praktikum
		

Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		
↓		

Clk	Tampilan 7 Segment	Foto Praktikum
↓		



2. Rangkaian down counter sinkron modulo 6 menggunakan JK-FF perancangan melalui pengembangan rangkaian down counter modulo 16 sinkron dengan output 7 segment display









Clk	Tampilan 7 Segment	Foto Praktikum
		
↓		
↓		
↓		



Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		

3. Rangkaian up/down counter sinkron modulo 6 menggunakan JK-FF dengan output 7 segment display





M = 0









Clk	Tampilan 7 Segment	Foto Praktikum
		

Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		

Clk	Tampilan 7 Segment	Foto Praktikum
↓		









M = 1





Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		

Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		





4. Rangkaian up/down counter sinkron modulo 6 menggunakan D-FF dengan output 7 segment display









M = 0

Clk	Tampilan 7 Segment	Foto Praktikum
		
↓		
↓		
↓		

Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		

M = 1

Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		

Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		

F. ANALISA DATA

1) Down Counter Sinkron modulus $\neq 2^n$

Perancangan down counter sinkron dengan modulus $\neq 2^n$ dapat dilakukan dengan cara biasa yaitu menggunakan K-Map dan bisa juga dengan memodifikasi counter sinkron modulus 2^n. Pada praktikum ini dilakukan perancangan down counter sinkron modulus 6. Seperti counter sinkron pada umumnya, perancangan mula mula digunakan state diagram dan state table. Kemudian dari state table tersebut dirancang rangkaiannya menggunakan K-Map. Selain cara tersebut, dapat juga dilakukan perancangan secara modifikasi down counter sinkron modulus 8 yang merupakan 2^n. Down counter sinkron modulus 8 dapat dirancang lebih mudah dengan metode pengamatan, lalu dimodifikasi agar menjadi modulus 6 dengan cara mengubah output 111 menjadi 101 dengan menggunakan gerbang nand yang mendapat input dari semua keluaran Q flip-flop kemudian outputnya dimasukkan ke Cl_1 agar 111 menjadi 101. Metode tersebut mirip dengan counter asinkron modulus $\neq 2^n$.

Dari praktikum yang dilakukan dapat diamati bahwa counter menghitung dari 5 ke 4, 3, 2, 1, 0, Kembali ke 5 dan berulang terus.

2) Up/Down Counter Sinkron

Perancangan up/down counter sinkron dapat dilakukan dengan cara menambahkan mode M di state table sehingga input untuk dimasukkan ke input flip-flop bertambah satu. Maka dari itu, present state dan next statenya bertambah 1 bit. Setelah dibuat state tablenya, dapat dirancang rangkaian counternya dengan membuat persamaan untuk input-input flip-flop. Dalam input-input flip-flop tersebut terdapat juga mode M.

Pada praktikum yang telah dilakukan mode M = 0 menjadikan rangkaian up counter. Sedangkan jika M = 1 rangkaian menjadi down counter. Dapat diamati dari praktikum bahwa ketika M = 0, output 7 segment menghitung naik dari 0 ke 1, 2, sampai 5 kemudian berulang. Ketika M = 1, output 7 segment menghitung mundur dari 0, ke 5, 4, sampai 0 lalu berulang.

G. KESIMPULAN

- Perancangan down counter counter sinkron modulus $\neq 2^n$ tidak jauh berbeda dengan perancangan counter sinkron lainnya, hanya next statenya mundur.
- Perancangan down counter sinkron modulus $\neq 2^n$ dapat dilakukan dengan cara memodifikasi down counter sinkron modulus 2^n yang cenderung lebih mudah dirancang
- Perancangan up/down counter sinkron dapat dilakukan dengan memasukkan mode M pada persamaan input-input flip-flop

H. SARAN

1. Cek terlebih dahulu kondisi alat-alat dan komponen yang akan digunakan sebelum praktikum
2. Ketahui nomor-nomor kaki pada IC dari datasheet kemudian tuliskan nomor kaki pada skema rangkaian untuk mempermudah perangkaian

DAFTAR PUSTAKA

[1] T. L. Floyd, *Digital fundamentals*. Boston: Pearson, 2015.

[2] “Pencacah (counter) Sinkron.” https://abdulelektro.blogspot.com/2019/06/pencacah-counter-sinkron.html#google_vignette (accessed Oct. 23, 2023).